Тайваньские инженеры изобрели способ повысить производительность видеокарт в два раза

Крупнейший контрактный производитель полупроводниковых микросхем, компания TSMC, на технологическом симпозиуме в Санта-Кларе, Калифорния, представила новую технологию, позволяющую удвоить производительность видеокарт.

Сейчас каждый графический процессор выпускается на тонкой кремниевой пластине, на которой специальным техническим методом формируют массив из полупроводниковых элементов, а на последнем этапе металлизируют медью. Чем сложнее процессор, тем больше в нем транзисторов и других элементов, тем больше сам чип.

До последнего времени площадь чипов стремительно росла, что удавалось сдерживать уменьшением размеров полупроводниковых элементов. За последние годы техпроцесс при производстве уменьшился с 90 то 5 нанометров, однако сейчас большинство чипов используют техпроцесс от 7 до 14 нанометров, 5 нанометровые изделия только выходят из опытных лабораторий.

При этом производителям будет крайне сложно пройти дальше из-за физических ограничений кристаллической решетки кремния. Иными словами, прогресс подошел к моменту конца гонки за нанометрами. Современные графические чипы тоже изделия крайне сложные и насчитывают от 6 до 12 миллиардов транзисторов. Будет очень сложно продолжать увеличивать их мощность теми же темпами.

Предвидя это, TSMC предложила технологию «пластина на пластине» (wafer-on-wafer), которая чем-то напоминает технологию, по которой сейчас производят память 3D NAND. Идея в том, чтобы над одной пластиной кремния поместить другую, соединить их вместе с помощью хорошо освоенного метода флип-чип-монтажа, при этом верхняя пластина содержит дополнительные кремниевые переходы для коммутации с предыдущим слоем.

Партнеры TSMC из компании Cadence утверждают, что сейчас тайваньский производитель показал ряду заказчиков эту технологию на примере двух пластин. Однако их число может быть больше, причем все пластины, кроме первой, будут подключены через кремниевые переходы.

Это решение даст отличный рост производительности, в ряде случаев доходящий до 100 %. Во-первых, сократятся расстояния между краями чипа, у инженеров будет возможность разместить все необходимые блоки ближе друг к другу.

Во-вторых, необязательно конструировать несколько разных семейств для разных сегментов рынка — бюджетного, среднего, высокого и топового, выдергивая блоки из топовой архитектуры. Можно сделать архитектуру для среднего рынка и продвигать её на рынок производительных решений за счет добавления двух-трех слоев.

Единственное требование, которое нужно выполнить для реализации этой технологии — крайне низкий процент брака. Источник утверждает, что если одна из пластин в слое окажется бракованной, весь чип придется выкидывать. Это не позволит использовать технологию для производства бюджетных решений. Также придется применять технический процесс 16 нанометров, который дает приемлемый уровень брака.